Institut multidisciplinaire d'intelligence artificielle

DESCRIPTION

chaire « Architecture matérielle numérique pour l'IA » chaire à l'intégration d'architectures matérielles et logicielles à haute efficacité énergétique pour la mise en œuvre de tâches d'IA en général, et de réseaux neuronaux profonds en particulier.

Les principaux défis concernent l'intégration étroite des accélérateurs d'IA dans les systèmes à forte composante logicielle, en tenant compte d'une multitude d'exigences non fonctionnelles : consommation d'énergie faible à très faible, utilisation facile de coprocesseurs au niveau du système, reproductibilité des résultats, calculs en temps réel et à faible latence, virtualisation des fonctions d'IA pour le déploiement sur diverses plates-formes d'exécution, compatibilité avec les cadres d'apprentissage automatique universitaires ou industriels, etc.

ACTIVITÉS

Coopération entre l'Université de Salerne (Italie), STMicroelectronics (Agrate, Italie) et la chaire travailler sur des réseaux neuronaux binaires de petite taille.
Un doctorat Cifre a été lancé en collaboration avec STMicroelectronics (Crolles) sur un TPU à très faible consommation.
L'idée d'un accélérateur de réseaux neuronaux ternaires basé sur la technologie TCAM est à l'étude, dans le but de construire un moteur de multiplication matricielle à haut rendement et très faible consommation.
La compression de l'implémentation sous forme de tables de fonctions complexes (exponentiation, logarithmes, fonctions trigonométriques, etc.) pour les FPGA est à l'étude comme solution visant à optimiser l'utilisation des FPGA pour le calcul des fonctions de convolution et d'activation.
Enfin, un backend FPGA pour Pytorch est en cours d'élaboration, afin de faciliter l'exploration de la conception matérielle des architectures de réseaux.

chaire

Discours invité aux Applied Machine Learning Days, à Lausanne, Suisse, du 25 au 29 janvier 2020.

LISTE SÉLECTIVE DE PUBLICATIONS 

• Liliana Lilibeth Andrade Porras, Thomas Baumela, Frédéric Pétrot, D. Briand, Olivier Bichler et al. Efficient deep learning approach for fault detection in the semiconductor industry. ADTC 2021 - European Nanoelectronics Applications Design & Technology Conference, Jun 2021, Grenoble, France.


• Tiago Trevisan Jost, Yves Durand, Christian Fabre, Albert Cohen, Frédéric Pétrot. Seamless Compiler Integration of Variable Precision Floating-Point Arithmetic (Intégration transparente de l'arithmétique à virgule flottante de précision variable dans le compilateur). Symposium international sur la génération de code et l'optimisation (CGO 2021), février 2021, Atlanta, États-Unis.


• M. Badaroux, Saverio Miroddi, Frédéric Pétrot. To Pin or Not to Pin : Asserting the Scalability of QEMU Parallel Implementation. 24th Euromicro Conference on Digital System Design (Euromicro DSD/SEAA 2021), Sep 2021, Palermo, Italy. pp.238-245.


• M. Badaroux, Frédéric Pétrot. Arbitrary and Variable Precision Floating-Point Arithmetic Support in Dynamic Binary Translation (Prise en charge de l'arithmétique à virgule flottante arbitraire et de précision variable dans la traduction binaire dynamique). 26th Asia and South Pacific Design Automation Conference (ASP-DAC 2021), Jan 2021, Tokyo (Virtual event), Japon.


• B.J. Fernandez-Mesa, Liliana Lilibeth Andrade Porras, Frédéric Pétrot. Simulation de circuits à commutation idéale dans SystemC. Asia and South Pacific Design Automation Conference (ASP-DAC 2021), Jan 2021, Tokyo, Japon.


• B.J. Fernandez-Mesa, Liliana Lilibeth Andrade Porras, Frédéric Pétrot. Synchronisation de la simulation à temps continu et à événements discrets dans SystemC. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, IEEE, 2021, 40 (7), pp.1450 - 1463.


• L. Bonicel, R. Bohrer, B. Leprettre, Frédéric Pétrot, Frédéric Rousseau. Component Based Framework for Designing and Validating Asynchronous Algorithms for Electrical Measurement and Protection. 4th IEEE International Conference on Industrial Cyber-Physical Systems (ICPS 2021), May 2021, Victoria, BC, Canada.


• Jean Bruant, Pierre-Henri Horrein, Olivier Muller, Tristan Groleat, Frédéric Pétrot. Vers des conceptions matérielles agiles avec Chisel : un cas d'utilisation en réseau. IEEE Design & Test, IEEE, 2021.


• Réseau neuronal binaire minuscule à faible consommation d'énergie avec une précision améliorée dans les systèmes de reconnaissance humaine. Conférence Euromicro DSD, 26-28 août 2020.